請(qǐng)選擇投遞簡(jiǎn)歷的方式：
附件簡(jiǎn)歷推薦
點(diǎn)擊上傳簡(jiǎn)歷文件，直接投遞崗位
在線簡(jiǎn)歷
缺少“教育背景”、“工作經(jīng)歷”
崗位職責(zé)：
1. 參與ARM 、FPGA架構(gòu)整體系統(tǒng)方案的設(shè)計(jì)與開發(fā)，并完成FPGA相關(guān)部分；
2. 現(xiàn)有項(xiàng)目FPGA部分的維護(hù)，優(yōu)化。
任職要求：
1. 自動(dòng)化、電子、通信、計(jì)算機(jī)等相關(guān)專業(yè)，本科及以上學(xué)歷；
2. 熟練掌握Verilog HDL語言；
3. 數(shù)字邏輯基礎(chǔ)扎實(shí)。能根據(jù)需求，進(jìn)行頂層設(shè)計(jì)，模塊劃分，進(jìn)行RTL開發(fā)；
4. 有時(shí)序分析、時(shí)序約束、時(shí)序優(yōu)化的經(jīng)驗(yàn)；
5. 會(huì)使用邏輯分析儀、示波器等常規(guī)儀器進(jìn)行調(diào)試；
6. 有嵌入式C驅(qū)動(dòng)開發(fā)經(jīng)驗(yàn)優(yōu)先。
1. 參與ARM 、FPGA架構(gòu)整體系統(tǒng)方案的設(shè)計(jì)與開發(fā)，并完成FPGA相關(guān)部分；
2. 現(xiàn)有項(xiàng)目FPGA部分的維護(hù)，優(yōu)化。
任職要求：
1. 自動(dòng)化、電子、通信、計(jì)算機(jī)等相關(guān)專業(yè)，本科及以上學(xué)歷；
2. 熟練掌握Verilog HDL語言；
3. 數(shù)字邏輯基礎(chǔ)扎實(shí)。能根據(jù)需求，進(jìn)行頂層設(shè)計(jì)，模塊劃分，進(jìn)行RTL開發(fā)；
4. 有時(shí)序分析、時(shí)序約束、時(shí)序優(yōu)化的經(jīng)驗(yàn)；
5. 會(huì)使用邏輯分析儀、示波器等常規(guī)儀器進(jìn)行調(diào)試；
6. 有嵌入式C驅(qū)動(dòng)開發(fā)經(jīng)驗(yàn)優(yōu)先。
職位類別： 硬件工程師
舉報(bào)
FPGA工程師職業(yè)大全：
- 公司規(guī)模：500 - 999人
- 公司性質(zhì)：民營(yíng)企業(yè)
- 所屬行業(yè)：儀器儀表及衡量器
- 所在地區(qū)：上海-閔行區(qū)
- 聯(lián)系人：HR
- 手機(jī)： 198*****651
- 座機(jī)： 請(qǐng)?jiān)诰€投遞
- 郵箱： 請(qǐng)?jiān)诰€投遞
- 郵政編碼：
工作地址
- 地址：蘭香湖南路1000號(hào)
